pest Available Copy

(54) COMMON BUS CONTROL SYSTEM

(11) 3-88448 (A) (43) 12.4.1991


(21) Appl. No. 64-226023 (22) 30.8.1989

(71) NEC CORP(1) (72) ISAO HISADA(1)

(51) Int. Cl5. H04L12/40, H04Q3/545

PURPOSE: To attain normal data transfer even when a delay difference between equipments reaches one clock or over by sending a synchronizing signal looped back from a loopback circuit provided to an equipment other than a basic equipment to a delay difference detection circuit.

CONSTITUTION: A loopback circuit 204 receiving a synchronizing signal 44 coming from a phase correction circuit 12 and sending to a younger number equipment 1 with loopback is provided to each equipment 2 other than the basic equipment 1. Then delay difference detection circuits 101,201 receiving the synchronizing signal 44 sent to an older number equipment 2 and a loopback signal 71 received from the loopback circuit 204 of the older number equipment 2 and outputting a control signal 72 controlling synchronizing signal control circuits 100, 200 and timing adjustment circuits 102, 202 respectively are provided to all the equipments 1. Thus, even when a cable delay or the like between equipments is larger than one clock period of the basic clock, the data is sent/ received normally.



21.22.25.26.27.13.16: phase correction circuit. 23.14: data transmission reception section, 50: common bus. 10: synchronizing signal generating circuit 23.14: data

(54) ACCESS CHANNEL CONTROL SYSTEM IN DEMAND ASSIGN COMMUNICATION SYSTEM


(11) 3-88449 (A) (43) 12.4.1991 (19) JP


(21) Appl. No. 64-226038 (22) 30.8.1989

(71) NEC CORP (72) MAKOTO AIHARA (51) Int. Cl⁵. H04L12/40

PURPOSE: To improve the processing capability of a communication controller by validating only a communication channel use request received at first and invalidating a communication channel use request at 2nd and succeeding times.

CONSTITUTION: An access channel control section of a communication controller consists of an access channel controller 1, an idle communication channel information transmission circuit 2, a communication channel operation request reception circuit 3, a reception buffer 4 storing the communication channel operation request and an error detection circuit 5 discriminating the normality of a reception data from a terminal equipment. The communication channel operation request only at the first time is validated and 2nd and succeeding communication channel operation requests are invalidated. Thus, it is not required to apply the reception processing of the communication channel operation request with the highest priority for the communication controller and to apply the reception processing of the invalid communication channel operation request thereby improving the processing capability of the communication controller.






(11) 3-88450 (A) (43) 12.4.1991 (19) JP (21) Appl. No. 65-155231 (22) 15.6.1990 (33) JP (31) 89p.154599 (32) 19.6.1989

(71) HITACHI LTD(1) (72) YOSHIHIRO TAKIYASU(8)

(51) Int. Cl⁵. H04L12/48,H04L13/08

PURPOSE: To attain reassembling of a message without causing abort of a reception cell due to a deficient memory area by utilizing the end of a data readout for a succeeding write cycle every time the data readout of one memory block is finished.

CONSTITUTION: A main trunk LAN is constituted by a transmission line 100 and plural nodes (communication equipments) 200A-200F connecting in a ring with the transmission line 100. In the readout of a cell data as to one message. a cell data is read out based on an address read from a readout address queue in the first cycle and a cell data is read based on a succeeding address pointer read in the preceding cycle from a buffer memory for succeeding cycles, and an address representing a memory block from which the cell data is read is released for write operation of the cell data received succeedingly as an idle address. Thus, the message is reassembled without causing abort of the reception cell.



⑩日本国特許庁(JP)

①特許 出題 公開

◎公開特許公報(A)

平3-88450

@Int. Cl. 5

識別配号

庁内整理番号

❷公開 平成3年(1991)4月12日

H 04 L 12/48 13/08

8948-5K 7830-5K

H 04 L 11/20

Z

審査請求 未請求 請求項の数 8 (全18頁)

会発明の名称

通信装置

创特 顧 平2-155231

願 平2(1990)6月15日 20出

優先権主張 ❷平1(1989)6月19日❷日本(JP)@特願 平1-154599

60発 明 者 美 弘 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

仍発 明者 天 田

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

株式会社日立製作所 の出 質 人

東京都千代田区神田駿河台 4 丁目 6 番地 東京都小平市上水本町5丁目22番1号

日立マイクロコンピュ ータエンジニアリング

株式会社

100代 理 人 弁理士 小川 勝男 外1名

最終頁に続く

願 人

る出

1. 発明の名称 通伯装置

- 2. 特許請求の範囲
 - 1. 複数の送信元装置から送信され、それぞれが 送信元アドレスを含むヘッダ領域と、メッセー ジを分割して得られた情報ブロックの1つを含 むメッセージ情報側域とを有する複数の固定長 パケットを受信し、同一送信元アドレスをもつ、 複数のパケットから通信メッセージを再組立て するための通信袋製であって、

パケットデータを格納するための複数のメモ リブロックに分割されたパッファメモリ(66)

上記パッファメモリの空きメモリブロックを 指すアドレスを記憶するための第1のメモリ手 殷(83)と、

送僧元アドレス対応に、次に受信されるパケ ットのパケットデータを格納すべきメモリブロ ックを指す次アドレスポインタを記憶するため の第2のメモリ手段(80)と、

送借元アドレス対応に、メッセージの先頭の 僧報ブロックを含むパケットデータが格納され ているメモリブロックを指すアドレスを記憶す るための第3のメモリ手段(81)と、

再組立が可能となったメッセージの最初の情 報ブロックを含むパケットデータが格納されて ・いるメモリブロックを指すアドレスを配復する ための第4のメモリ手段(84)と、

複数の情報プロックに分割して送信されたメ ッセージの最初の情報プロックを含むパケット が受信された時、上記第1のメモリ手段から説 み出した1つのアドレスを上記第3のメモリに 記憶すると共に、該アドレスが指す空きメモリ ブロックに受信パケットのデータを格納し、上 記載1のメモリ手段から読み出したもう1つの アドレスを、上記第2のメモリ手段と、上記パ ケットデータが格納されたメモリブロックとに

上記メッセージの2番目以降の情報プロック

上記第4のメモリ手段から読み出したアドレスが指すメモリブロックからメッセージの最初の情報ブロックを読み出し、各メモリブロックから読み出された次アドレスポインタに基づいて、メッセージの第2番目以降の情報ブロックを次々と読み出す競出し制御手段と、を備えたことを特数とする通信装置。

- 3 -

送信元アドレスを含むヘッダ領域と、メッセージを分割して得られた情報プロックの1つを含むメッセージ情報領域と、メッセージ内での情報プロックの位置を示すコード領域とを有する複数の固定長パケットを受信し、同一送信元アドレスをもつ複数のパケットから通信メッセージを再組立てするための通信装置であって、

パケットデータを格納するための複数のメモリプロックに分割されたパッファメモリ(66)

上記パッファメモリの空をメモリブロックを 指すアドレスを記憶するための第1のメモリ手 段(83)と、

送信元アドレス対応に、前回受信されたパケットのパケットデータが格納されているメモリブロックを指すアドレスを記憶するための第2のメモリ手段(80)と、

送信元アドレス対応に、メッセージの先頭の 情報プロックを含むパケットデータが格納され ているメモリブロックを招すアドレスを記憶す 2. 前記書込み前毎手段と前記録出し割毎手段と が所定の動作サイクルで交互にパッファメモリ をアクセスし、各動作サイクルで1つのメモリ ブロック分のパケットデータが処理されること を特徴とする第1億求項記載の通信装置。

- 3. 第1 請求項記載の通信装置において、更に、 各受債パケットから前記メッセージ情報領域を 抽出する手段を有し、該メッセージ情報領域の 内容が、前記パケットデータとしてパッファメ モリの各メモリブロックに格納されることを特 徴とする通信装置。
- 4. 第1 請求項記載の通信装置において、前記書 込み制御手度が、受信されたパケットをサー ジ金体の情報を含むものであった時、前記を のメモリ手段から放み出した1つのアドレスを 直接、または前記第3のメモリを介して前よる 4のメモリに登録し、上記アドレスが重まる リブロックに上記を信パケットのデータを する手段を有することを特徴とする通信を 5. 複数の送信元装置から送信され、が

- 4 -

るための第3のメモリ手段(81)と、

再組立が可能となったメッセージの最初の情報プロックを含むパケットデータが格納されているメモリプロックを指すアドレスを記憶するための第4のメモリ手段(84)と、

複数の情報ブロックに分割して送信されたメッセージの最初の情報ブロックを含むパケットが受信された時、上配節1のメモリ手段から読み出した1つのアドレスを上記第2.第3のメモリに記憶すると共に、該アドレスが指す空きメモリブロックに受信パケットのデータを格納し、

上記メッセージの2番目以降の情報プロックを含むパケットが受信された時、上記第1のメネリ手段から読み出したアドレスが指す空きメモリブロックに受信パケットのデータを絡納すると共に上記アドレスを上記第2のメモリチ段から読み出したアドレスが指すメモリブロック内の所定のメモリ領域に次アドレスポインタとして記憶し、もし上記受偶パケットが上記メッ

セージの最初の情報プロックを含むものであれば、上記第3のメモリ手改から読み出したアドレスを上記第4のメモリに記憶する客込み料準 系数と

上記犯4のメモリ手段から彼み出したアドレスが指すメモリブロックからメッセージの最初の情報ブロックを飲み出し、各メモリブロックから波み出された次アドレスポインタに基づいて、メッセージの第2番目以降の情報ブロックを次々と彼み出す銃出し制御手段と、を備えたことを特徴とする通信装置。

ファメモリの記憶領域に前記次アドレスポイン タとなるアドレスが記憶されるようにしたこと を粉散とする通信設置。

- 7. 第5 請求項記載の通信装置において、前記書 込み前毎手段と前記読出し制御手段とが所定の 動作サイクルで交互にバッファメモリをアクセ スし、各動作サイクルで1つのメモリブロック 分のパケットデータが処理されることを特徴と する通信装置。
- 8. 第5 請求項記載の通信装置において、各メモリプロックには、少なくとも、受信パケットに含まれるメッセージ情報領域の内容と、位置コード領域の内容とが格納され、前記読出し刻御手段が、各メモリプロックから読み出される位置コードから、各メッセージの最後を判断するようにしたことを特徴とする通信装置。
- 3.発明の詳細な説明。

【童葉上の利用分野】

本発明は、LANフレームやパケットフレーム 等のパースト形の伝送情報(又はメッセージ)を

- 7 -

単一あるいは複数の固定長パケットに分割し、伝送路上で複数のパケットを多慮化して転送するようにした伝送システムのための通信数数に関し、特に、受信したパケットを元の転送情報に再組立するための数置構造とリアセンブリング方法に関する。

〔従来の技術〕

端末数数で発生する転送情報あるいはメッセージをLANノードで1つ、あるいは複数の固定長のデータブロックに分割(セグメンティング)し、酸データブロックを含む固定長のパケット(以伝送路から受信したセルを元のメッセージにリアセンブルする技術は、例えば、アイ・イ・イ・イー、ジャーナル オン セレクテッド エリアズ、エス、エー、シー3、1985、815頁から824頁(IEEE、Journal on Selected Arces、Vol. SAC-3、No.6、1985、pp.815-824)に記載されているようなスロッテッドリングLANにおいて不可欠である。スロッテッドリングLAN

は、LAN伝送路に接続されている各ノードに、空き状態にあるスロットの自由な使用を許容可をにとにより、同時に複数のノード間通信を可能にする。各LANノードは、LAN伝送路から受信される自ノード宛のセルを、セルに付されたではでいる場合では、ファリングして、おりなのでしたが、ファリングしてある上記最終セルと同一送信で、バッウの複数のセルを1つのメッセージにリアセンブルして、これを該ノードに収容されている端末装置あるいは支線LANに送出する。

1 つのLANノードに異なる送信元から送出されたセルが集中した場合でも正常な通信ができるようにするためには、各ノードに、リアセンブル動作が完了する迄の間、全ての受信セルを一時的にストアできるだけの充分な容量をもつバッファメモリを用意しておく必要がある。例えば、「個のノードからなるLANにおいて、各ノードがつくなり、「大会信動作すると仮定した場合、各ノード

が同時に受信するメッセージの最大個数は(n -1)となる。

(発明が解決しようとする問題点)・

- 縞宋袋鼠から送信されるメッセージの最大長を Mとすると、他の全ノードから同時に送信される 最大長メッセージのパケットを離れなく受信する ためには、少なくとも(n-1)×Mのメモリ客 量が必要となる。この場合、各メッセージの先頭 のパケットを受信する毎に、長さMのパッファメ モリ領域を確保し、関ーメッセージを構成する後 縫の受信パケットをメッセージ対応のパッファメ モリ領域に格納する方法を採用すると、1つのメ ッセージの最後のパケットが受信された後も、上 記パッファメモリ領域から1メッセージ分の受債 パケットの全ての読出し処理(リアセンブル)が 終了するまでは、鉄パッファメモリ領域を次のメ ッセージのパケット交信用に使用することができ ない。従って、メッセージ毎に最大長のパッファ メモリ領域を割当てる方式で、バッファメモリか らのパケットデータ読出し動作中に受信されるパ

. *:3* 11 -

ため、1つのノードから長いメッセージが送信された場合、他のノードでの送信待ち時間が長くなり、実時間でのデータ送信を必要とする音声や画像などの情報の送信と、一般のデータの送信とを同一のLAN上で行なうマルチメディア通信には最適とは含い難い。

本発明の目的は、受信パケットを格納するためのパッファメモリを有効に利用でき、メモリ領域 不足による受信パケットの廃棄が発生しないよう にした受信パケットをメッセージにリアセンブル するための通信装置を提供することにある。

本発明の他の目的は、各通僧装置が送僧メッセージを固定長のパケット(セル)の形で宛先装置に送信し、宛先装置では混在して到速する送僧元の異なる複数のセルを順次に受信してメッセージに再組立するようにしたネットワークに適した受信セルのメッセージへの再組立装置を提供することにある。

【問題点を解決するための手段】

上記目的を邀成するために、本発明では、各通

ケットも細れなくパッファメモリに格納するためには、(n-1)×M×2に近いメモリ容量を用意しておく必要がある。

電子情報通信学会春季全国大会予稿(1989 年)のB-486には、スロッテッドリング LANに、トークンによる送信権調停方法を採用 したデータ通信方式が提案されている。上記デー タ連信方式では、 LAN 伝送路上のマルチフレー ムに対して、各フレーム毎にトークンとデータ転 送領域とを割当て、トークンを獲得したノードだ けがデータ転送領域にデータを送出できるように している。また、各ノードには予めユニークなト ークン番号が割当でてあり、送信元ノードは宛先 ノードに対応した特定のトークンを獲得しない限 り、通信できないようにしである。従って、各ノ ードには同時に複数のメッセージが弱着すること はなく、メッセージのリアセンブルのためのパッ ファメモリの容量が少なくて済む。しかしながら、 この方式では、各ノードは宛先ノードに対応した トークンを獲得しない限りデータを送借できない

- 12 -

(SINGLEセル)が受信された時は、上記第 1 メモリから読み出されたアドレスが指すメモリ ブロックにセルデータが格納される。後続セルを もたないSINGLEセルのデータが格納されて いるメモリブロックには、次アドレスポインタの 番込みは不妥である。FIRSTセルのデータが 格納されるメモリブロックには、セルデータの次のメモリ保城に、上記第1メモリから彼み出したもう1つのアドレスが次アドレスポインタとして 存込まれる。

モリブロックにセルデータが結結される。受信セルがNBXTセルの場合は、PIRSTセルの場合と、男IRSTセルの場合と同様に、男1メモリから読み出した1つのアドレスが、次ポインタアドレスとして、上記メモリブロックおよび第2のメモリに記憶される。受信セルがLASTセルの場合は、PIRSTセルの場合と同様、メモリブロックと第2メモリへの次アドレスポインタの記憶は不安である。

LASTセルが受信された時、このLASTセルと対応したPIRSTセルのデータを格納しているメモリブロックを指すアドレスが第3メモリから第4メモリに移される。SINGLBセルが受信された時は、第1メモリから彼出されたアドレスが直接、あるいは、第3メモリを介して上記第4メモリに移される。

(作用)

上述した次アドレスポインタの利用により、バッファメモリ上では、1.つのメッセージの構成要素となる情報ブロックを記憶した複数のメモリブロックが、次アドレスポインタにより連載された

- 15 -

メモリから読み出したポインタアドレスが指すメ

形となる。

本発明では、受信セルのデータをバッファメモ りに書込む動作期間と、バッファメモリからのセ ルデータの競出し動作期間とを交互に設ける。態 4メモリにアドレスが登録されていれば、第1メ モリから統出した1つのアドレスに基づいて、パ ッファメモリ内の1のメモリブロックからセルデ ータと次アドレスポインタを読み出す。読出され セルデータがSINGLセルあるいはLASTセ ルのものであれば、次の紋出しサイクルは、再び 磐4メモリから統出したアドレスに基づいてパッ ファメモリがアクセスされる。バッファメモリか ら彼出したセルデータが、FIRSTセルあるい はNEXTセルのものであれば、バッファメモリ から読出された次のアドレスポインタが指すメモ リブロックに対して、次の競出しサイクルでのセ ルデータの放出しが行なわれる。これらの各談出 しサイクルにおいて、セルデータの設出しが終っ たメモリブロックは他のセルデータの否込みのた めに解放され、上記メモリブロックを指すアドレ

- 16 - .

スが第1のメモリに登録される。

(実施例)

以下、本発明の実施例について図面を参照して 詳細に説明する。

第1回は、本発明を適用するデータ伝送システ

ムの1例を示す器であり、伝送第100と、 鉄伝 送路100によりリング状に接続された複数のノ ード(連信数量) 200A~200Pにより基件 LANが構成される。基幹LANでは、リング局 回還延/125 p secで決まる個数のフレームド が周囲しており、各ノードは上記フレームFを利 用して互いに通信する。この実施例では、1つの ノード、例えば200Aがマスタノードとして機 蛇し、他のノード200B~200Fがスレーブ ノードとして機能する。各ノードは、例えば支線 LAN210 (210D~210F) や. 通信制 御装置220(220B~220C)や、4件内交 義機PBX230 (230A~230C) などの 外部装置を接続するための1つ、あるいは複数の 接続ポートを備える。211~216は文稿 ALN210D~210Pに接続された箱末袋電 である。成る文献LANに収容されている第末装 置が、他の支線LANに収容されている他の端末 数量、あるいは通信制御数数200に接続されて いるホスト計算機221~222と通信する場合

- 919 -

μ sec に 1 個の割合でSONBTフレームFが伝送されることになる。

SONETフレームPは、各カラムが、9パイ トのセグション・オーパヘッド(SOH)領域 11と、261パイトのパーチャル・コンテナ4 (VC-4) 領域12とからなる。上記50日頃 域11は、例えば、フレーム周期パターンや、 。 155.52 Mbps単位の課別子(SONETフレ ームID)や、各ノードが送信する情報が実際に 位置する領域であるコンテナの先頭位置を示す AUポインタなどのノード間通信制御情報を含ん でいる。CCITT勧告享集G. 707~709 に記載されているSONET形式によれば、上記 VC-4領域12には、公衆轄の多重化装置で用 いる制御情報を記憶するための1パイトのパスオ ーパヘッド (POH) 領城12′が割り当てられ ているが、この実施例では、上記POH領域を含 むVCi4領域の全体を固定長パケット(セル) 転送のための領域として利用する。

この実施例では、各セルは69パイトの長さを

は、通信データを伝送路100上でパケット多度 するパケット交換方式により、データが伝送される。各PBX230は電話機や低速のデータ端末 を収容しており、これらの装置からの送信データ (音声情報)は、回線交換方式により、伝送路 100上で時分割多望される。

本実施例では、基幹LANの伝送略100における情報伝送速度を、公衆網におけるCCITT (国際電信電話部間委員会)の標準伝送速度である155.52 Mbpsと、ANSI(American National Standart Institute) 準拠のLANの伝送速度である100 Hbpsとの公倍数に近い155.52 × n (nは偶数)に設計し、例えば、125 μ secの期間毎に、第2回に示す270パイト×9カラムからなる16回のSONET (Synchronous Optical MET-Vork)フレームアを1パイト単位で多重化することにより、155.52 Hbps×16の伝送速度とする。この場合、物理的1本の伝送略100上に、論理的な16本の伝送路が形成され、各伝送路上に125

- 20 -

有し、1つのSONETフレームのVC-4領域12に合計34個のセル(CELL-1~ CELL-34)が配置され、残余の領域13は無効領域となる。また、各セルは5パイトの信報部とからなり、人記情報部は、2パイトの情報部とからなり、少が(AH)領域15と、60パイトの由では、クシーケンス(ICS)領域17とからなっている。INFO領域16の長さは、セルの長さに応じて変わる。

ヘッダ14は、例えば1パイトのアクセスコントロール領域(ACP)14Aと、4パイトのアクセスコンドレス領域14Bとからなり、上記ACP14Aの最上位の1ピット(B)141はセルが使用中(B="1")か未使用中(B="0")かを示し、次の2ピット(S)142は上記情報部に書き込まれている情報の程別を示す。例えば、Sが"00"の場合は時分割多重を要求する情報、

"10"はパケット多重を要求する情報であるこ

とを示している。各ノードは、Bビットが"O"の未使用セルを用いて情報プロックを転送し、Bビットが"1"に書き替えられている上記セルがリング伝送感100を1返して戻って来た時、上記Bビットを"O"に戻す、というスロッテドリングで健来一般に用いられてきたアクセス方法で情報の送受価を行なう。

マスタノードと送信元の各ノードとが正常に動作している限り、マスタノードを通過する全てのセルはM= "0" となっているはずであり、送信

- 23 -

分割プロックに相当しているかを示す2 ピットの分割プロックに相当しているかを示す2 ピットの別ででは似く (ST) 15 A と、リザーブ領域 2 さが6 O パイト以内の場合は、該はは、ロッセージは以外のでは、該はは、6 O パイト単位のできる。は、6 O パイト単位の数数の情報プロックに分割されたメッセージの先頭の情報が放射に分割されたメッセージの先頭の情報が回ック(FIRST)の場合は"10"、途中の情報プロック(NEXT)の場合は、"00"、単1の情報ブロック(SINGLE)の場合は"11"がセットされる。

第3因は、通信制御装置220に接続された CPU221~222、あるいは支帳 LAN210に接続された順末装置211~ 216が送出するメッセージフレーム30のフォーマットの1例を示す。このメッセージフレームは、IEPEのLAN類準化委員会制定の 元ノードにはM="1"のセルが別点ので来るはずっちる。マスタノードは、(B, M)に、 (1, 1)のセルを受付すると、発信元のノーのB, が生じたものと判断し、上記受付をレルの。一段が少れる。と対し、上記を付けません。 (1, 0)の分割で戻ってとり、の対象で戻ってと判り、の対象があって、対象のののはでは、これが必要では、これがを交代するとは、クリードを交代するとは、カードを交代するとは、カードを交代する。

ヘッダ14のアドレス領域14Aは、セルの宛 先となるノードのアドレス(DA)を示す領域 145と、セルの送信元ノードのアドレス (SA) を示す領域146と、ヘッダの誤りを検出するた めのヘッダチェックシーケンス (HCS) を示す 領域147とからなっている。また、情報部のヘ ッダであるAH15は、INPO領域16に含ま れる情報ブロックが送借メッセージのどの位置の

- 24 -

第1図に示したネットワークにおいて、通信割 御袋買220を介してホスト計算機を収容しているノード200Bと200C、および支線 LAN210D~210Pを介して増末数額 211~216を収容しているノード200D~ 200Pは、支線LANあるいは通信制御装置か 6受信したメッセージ30が他のノードに戻する

袋置宛となっている場合、これらのメッセージを 巻送する送信フレームパッファに一旦パッファリ ングした後、これを60パイト単位の情報ブロッ クに分割(セグメンテーション)する。これらの 情報プロックは、セルヘッダ14、アダプテーシ ョンヘッダ15およびICS17を追加して所定 フォーマットのセルに変換された後、SONET フレーム中の空きセル領域を利用して、パケット 多重で幹線リング伝送路100に送出される。一 方、伝送路100から受信されたSONETフレ ーム中のセル情報は、宛先ノードアドレス DA145により自ノードで受信処理 (リアセン ブリング) すべきものか否かを有断し、もし自ノ ード宛のセルであれば、彼セルに含まれる送信元 ノードアドレスSA146に対応させた形でパッ ファリングを行なう。すなわち、1つのノード宛 に他の複数のノードが町時にメッセージを送信し た場合、宛先ノードには異なるSA146をもつ セルが説在して次々と受信されるため、各ノード は、受信セルのSAに基づいて、受信セルがどの

メッセージの構成要素がを判断しながら、受信セルのパッファリングを行ない、1つのメッセージを構成する全ての情報プロックの受信が完了した 時点で、メッセージの組立てと、組立てられたメ ッセージの支続 LANあるいは通信制御装置への 転送的作を行なう。

-127 -

受信セルに含まれるSA146とMIDの組み合せにより、該受信セルがどのメッセージの構成要素となるかを判断するようにすればよい。

PBXを収容しているノード200A~ 200 Cは、SONETフレーム中のSピットニ "00"のセルを利用して、時分割多重でPBX 関連信のための情報の送受信動作を行なう。Sピットへの"00"の設定は、マスタノード 200 Aが、PBX関連信に必要となる伝送等域 に応じた個数のセルについて、予め行なっておく。 これによって、幹線LANのSONETフレーム を時分割多重とパケット多度の両方に共用した通

第4回は、上述したSONETフレームを利用 して時分割多量通信とパケット多量通信の両機能 を備えたノード200の構成の1例を示す。ノード200は、幹線LAN伝送路200から受信される155.52×16Mbpsの信号を16チャネルに分離し、各チャネル毎に再生される SONETフレームから抽出したセル情報を信号 - 28 -

線CI-1~CI16を介してスイッチユニット20に送り込むための分離ユニット21と、スイッチユニット20から信号線CO-1~CO-16に送り込むための分離線CO-1~CO-16に出力されたセル情報をチャネルののSONETフレームに組み立てると共に、16個のSONETフレームの構成情報を1バイト単位でコント22と、PBX230に代表される同期ポート22と、PBX230に代表される同期ポート27と、を収容し、155.52MH2によるとの非問期ポート28と、155.52MH2による20ppmの基本クロックを発生するバルス発信器35とから構成される。

スイッチユニット 2 0 は、信号線 C I - 1 ~ C I - 1 6 から入力されるセルのうち、自ノード 宛の時分割多重セル (S = "0 0") は信号線 2 5 A を介して関類ポート 2 7 に、自ノード宛のパケット多重セル (S = "1 0") は信号線 2 6 A を介して非関類ポート 2 8 に出力し、それ以外のセルは入力信号線 C I - 1 ~ C I - 1 6 と

上記第4回に示したノードの構造と動作についての詳細は、本出版人による特質昭63-218310号、および特質平1-13810号の明細書に記述してあるため、ここでの詳細説明は名略する。

第5回は、 関類ポート 28の構成を示すブロック回である。 同期ポートは、 スイッチユニット 20から信号線 26Aを介して入力される受信セルをメッセージに組み立てるためのリアセンブルユニット から

- 31 -

信号であり、パス幅変換回路62は、上記制復信号ENが"1"の期間に供給される8ピット(1パイト)のセルデータを取り込み、4パイト(32ピット)単位のセルデータをファーストイン・ファーストアウト(FIPO)パッファ64に送り込む。ヘッダ処理ユニット63は、入力されたセルデータから、SA領域146とST領域15Aとを抽出し、送信元ノードアドレスSAとと、情報ブロックの位置を示す信号S(Single)、F(First)、N(Next)、L(Lost)を発生する。

FIFO64に格納されたセルデータは、パッファメモリ66のリードサイクル (R = "1" の期間) に順次に彼出され、R/W 信号で制御されるスイッチ65を介してパッファメモリ66に答込まれる。

上記パッファメモリ66は、例えば第7A図に示す如く、ブロックアドレスB。~B。で指定される32ピット幅のn個のブロック66-1~66-nに分割され、各ブロックは、第7B図に示す如く、ブロック内アドレスA。。~A、をもつ16

出力される受信メッセージを一時的にストアする
受信フレームバッファと、支線LANアクセキス
ニット90から入力される送信フレームを一時的
にストアする送信フレームパッファ 53と、上記
は信フレームパッファから順次に取り出した送信
メッセージを60パイト単位に分割し、第2回に
対したフォーマットのセルを形成して信号線
コト54とからなる。

第6 図に、本発明によるリアセンブルユニット の1 実施例を示す。



個の配憶領域6600~6615からなっている。 ここで、先駆のブロック内アドレスA。は、任意 のブロックアドレスBiと同一の記憶領域 6600を指している。

上述したメッセージ対応の次アドレスポインタ の智理を行なうために、本実施例では、セル発信 元のノードアドレスSAに対応して次アドレスポ

・メモリバッファ66へのセルデータの書込み動作は次のようにして行なわれる。

スイッチングユニット20から、1つのセルを 構成するセルデータが8ビット単位でリアセンブ

- 🔌 -

に対応したエントリに記憶される。上記書込みアドレス発生回路70は、書込みサイクルにおいて、上記アドレスBiを初期値として、バッファメモリ66の書込みアドレスWAとなる放述のブロック内アドレスA。。~A」。を、クロックCLに同期して順次に発生する。書込みアドレスWAと、割御信号R/W,CL,T®の関係は、第8回のようになっている。

受信セルがPIRSTセルの場合は、内部アドレスAssの発生と阿期したパルスTossのタイミングで、VーCHAINメモリ83から次アドレスポインタとなるべき空アドレスが読み出しいでも、ANDゲート93を介ししたエントリーに記憶としたエントリーに記憶としたアドレスポインタは、ANDがレスポインタは、ANDがレスポインタは、ANDがレスポインタは、ANDがレスポインタは、ANDがドレスポインタは、ANDがドロッチの最後の記憶領域に書込まれる。VーCHAINの最後の記憶領域に書込まれる。VーCHAINの最近の記憶の記憶の記憶にはまれる。VーCHAINの最後の記憶の記憶にはまれる。VーCHAINのよモリ83から競出した次アドレスポインのメモリ866への容込み助作と、SA

ルユニット51に順次に供給されると、このうちのINPO領域16を構成するセルデータが、パス都変換回路62を介してPIPOに入力される。また、受信セルのSA領域146およびST領域15Aが、ヘッダ処理ユニットによりデコードされ、メッセージ中で上配受信セルのINFO領域に含まれる情報プロックが占める位置に応じた制御信号S、P、N、またはLと、送信元ノードアドレス信号SAが出力される。

受信セルがSINGLまたはPIRSTの情報 プロックを含む場合(以下、単にSINGLセル、 PIRSTセルと合う)制御信号PまたはSが *1"となり、書込みサイクルの最初に発生する 制御パルスT・のタイミングでV-CHAINメ モリ83から空きアドレスBiが競出される。ゲ ート85~87からなる回路は、V-CHAIN メモリの設出し制御回路である。

上記空きアドレスBiは、ANDゲート91を 介して普込みアドレス発生回路70に入力される と共に、FA-TABLをレジスタ81内のSA

- 36 -

受信セルがNEXTセル、またはLASTセルの場合。セルデータを書込むべきブロックのアドレスは、既にSA-TABLをレジスタ80に記憶されている。従って、この場合はパルスT+。のタイミングでSA-TABLをレジスタ80から



皮出された次アドレスポインタの値が、ブロックアドレスBiとして書込みアドレス発生回路70 に入力され、放ブロックアドレスBiを初期値と したブロック内アドレスA。。~A。が照次に発生する。

バッファメモリ66からのセルデータの観出し は、就出しサイクル(R = "1" の期間)におい て次のように行なわれる。

受信メッセージの全てのセルデータがパッファメモリ66に格納済の状態、即ち、SINGLセルまたはLASTセルのセルデータがパッファメモリに格納済みであれば、上記メッセージの先駆のセルデータのアドレスBiはRAーQUEUEメモリの説出し制御を行な、Bでは、RAーQUEUEメモリの説出し制御を行な、Bの出しサイクルで、制御信号74が"0"、且のRAーQUEUEメモリの形式でアドレスBiが映出され、読み出され、該コアドレスBiは、そ11に入力される。また、該アドレスBiは、そ11に入力される。また、なアドレスBiは、スカされる。また、なアドレスBiは、スカされる。また、なアドレスBiは、スカされる。また、なアドレスBiは、スカされる。また、なアドレスBiは、スカされる。また、なアドレスBiは、スカされる。また、なアドレスBiは、スカされる。また、なアドレスBiは、スカされる。また、なアドレスBiは、スカされる。また、なアドレスBiにスカされる。また、なアドレスBiにスカウを

و گو 39 -

サ84からのアドレスB.の設み出しを禁止する ための勧御信号を信号級74に出力すると共に、 ・上記次アドレスポインタの値を、競出しアドレス 発生回路71とV-CHAINメモリ83に入力 する。上記構成により、次の読出しサイクルでは、 及アドレスポインタ が示すブロックからセルデー タが娘み出される。1つのメッセージの最後のデ - 夕(SINGLEセル、またはLASTセル) を格納しているメモリブロックの銃出しサイクル では、次アドレスポインタの値が零となっている。 この場合、次アドレス抽出回路73は、借号線 74に、RA-QUEUEメモリ84の放出した 可能にする信号を出力するから、次の銃出しサイ クルでは、RA-QUEUEメモリ84から統出 された新たなブロックアドレスB」に基づいて、 次のメッセージを構成するセルデータの放出し動 作が繰り返されることになる。

上記の実施例では、バッファメモリ66のメモリ容量を利用するために、各セルの構成要素のうちINFO領域16だけをバッファメモリに格納

の後のセルデータの書込み動作に使用できるよう にV-CHAINメモリ83に登録される。

放出しアドレス発生回路71は、書込みアドレ ス発生回路70と同様に、設出しサイクルの期間 中に、ブロックアドレスB」を初期値として、読 出しアドレスWAとなるブロック内アドレスA。。 ~Assを順次に発生する。従って、統出しサイク ルでは、バッファメモリ66内のアドレスA。。~ Al5で指定されるメモリ領域の内容が順次に信 | 母級67に読み出され、パス幅変換回路72と次 アドレス抽出回路73に入力される。パス慎変換 回路72は、Tom~Tom,の類間 (信号R1では 指示される)に入力される32ピットの各セルデ ータを8ピット単位で次々と受信フレームパッフ ・彼出しサイクル(R = "1")で信号線67に出 力されるデータを監視しており、パルスT+ュュの タイミングで入力される次アドレスポインタの値 が零アドレスでない場合、RA-QUEUEメモ リ84からのアドレスB」の読み出しを禁止する

- 40

第9回は本発明によるリアセンブルユニット 51の他の実験例を示す図である。

この実施例は、セルが受信されている都度、 該 セルを書込むためのメモリブロックの空アドレス BiをV-CHAINメモリ83から取り出し、 はアドレスBiを、既にバッファメモリにセルデータが容込み抜みとなっている先行セルのメモリ ブロックに次アドレスポインタとして追加するよ うにした点に特徴がある。

この実施例では、PIRSTセル、または SING LEセルが受信された時点では、メモリ ブロックにセルデータのみを書込み、次アドレス ポインタ領域には何も書込まない。メモリブロッ クのアドレスBiは、SING LE、PIRST。 NEXT, LASTのいずれの場合も、

V - C H A I N メモリ83から絞み出した空をアドレスを用いる。受信セルが、FIRSTセルルをはNE X T セルの場合は、検験するNE X T セルの受信時に、 紋袋 柱 セルのブロックアドレスを次アドレスポインタとして I 加書込みする。本実施例では、SA-TABLL ひパスタ80が、上記次アドレスポインタを香込ひ パミバッファメモリ上のアドレスを記値するため に H いられる。すなわち、PIRSTセルまたは

- 43 -

- C H A I N メモリから飲み出されたアドレス B i は、ラッチ回路99に保持してあり、書込み アドレス発生回路70からアドレスA i i が出力さ れる時点で、上記ラッチ回路99のアドレスB i がANDゲート94を介してパッファメモリ66 に入力される。

パッファメモリ66のお込みアドレスWAは、第6図の実施例と同様に、客込みアドレス発生回路から出力されるが、受信セルがNEXTセル、またはLASTセルの場合、 次アドレスポインタを免行セルのメモリブロックに追加審込みするために、 セルデータの書込みが終了した時息 (Teil) で、SA-TABLF80から上記先行セルのアドレス(Ail) を読出し、書込みアドレス発生回路70に入力する。セル受借時にV

- 44

ック内におけるメモリ領域の多少の無駄使いを許容すれば、各セルの上記INFO領域のサイズは任意に設定できる。

セルデータの読出しサイクル (R= "1" 期間) でパッファメモリ66から信号線67に請出され た32ピットのデータはパス幅変換回路72によ り8ピット幅に変換された後、領域抽出回路75 に入力され、先頭の2パイトのセルデータ(AH 領域)が除去され、その後に入力される5.8パイ トのセルデータ(INPO領域)が受信フレーム パッファ52に送られる。一方、信号線67上の 3 2 ピットデータは次アドレス抽出回路 7 3 ′ に も入力される。上記次アドレス抽出回路73~は、 リードサイクルの最初に入力されるデータに含ま to STJ-FWFIR STEW that NEXT セルを示す場合は、信号線74をオンにし、 SINGしセルまたはLASTセルを示す場合は 個身線74をオフにする。 次アドレス抽出回路 73~のその他の機能は第1実施例と同様である。 、以上の説明から明らかな如く。本発明によれば、

特期平 3-88450(13)

バッファメモリ66の空きメモリブロックにセル データを次々と格的するようにし、各メモリブロ ックに、同一のメッセージに属する後額セルデー **ゟが格納されるブロックアドレスを示す次アドレ** スポインタを記憶すると共に、各メッセージ毎に 先頭セルのデータが格納されているブロックアド レスをFA-TABLEレジスタに記憶しておき、 1つのメッセージの最後のセルのデータがパッフ ァメモリに格納された後は、該メッセージの先頭 ... セルデータを格納しているメモリブロックアドレ スを輸出しアドレス・キュー(RA-QUEUE) に登録するようにしている。また、1セル分のセ ルデータのパッファメモリへの書込みサイクルと、. 1 セル分のセルデータの設出しサイクルとを交互 に設け、1つのメッセージについてのセルデータ の読出しは、最初のサテクルではRA-QUEUE から練出したアドレスに基づいてセルデータを続 出し、それ以後のサイクルでは、バッファメモリ から前続出サイクルで銃出された次アドレスポイ ンタに基づいてセルデータを認出すようし、セル

データが放出されたメモリブロックを示すアドレスは、空きアドレスとしてその後に受信されるセルデータの書込み動作用に解放するようにしてい

〔効果〕

本発明によれば、1つのメモリブロックのデータ酸出しが終る毎に、これを次の書込みサイクルで利用することができるため、メモリバッファのメモリ容量を、(最大長メッセージに要するメモリブロック数)×(セル透信元ノード数)に設計しておけば、メモリ領域不足による受信セルの廃棄を起すことなく、メッセージのリアセンブルを行なうことができる。

また、バッファメリ66のメモリ容量を上記計算値よりも大きく設計しておけば、バッファメモリ66からのセルデータの読出しを、支線LANアクセス数置90からの読出し要求に応じて行なわせることができ、これにより、受信フレームバッファ52のメモリ容量を小さくすることが可能となる。

- 47 -

4. 図面の簡単な説明


符号の説明


第1因は本発明を適用するネットワークシステ ムの1例を示す図、第2年、上記ネットワークシ ステムにおける幹線LAN伝送路上の通信フレー ムの形式とセル(固定長パケット)のフォーマッ トの1例を説明するための図、第3図は、上記ネ ットワークシステムにおける文線LAN上の通信 フレーム (メッセージ) のフォーマットの1例を 説明するための図、第4図は第1図におけるノー ド200の構成の1例を示す図、第5図は、第4 図における非則期ポート28の構成の1例を示す 函、第6回は、本発明を適用した第5回における リアセンブル・ユニット51の構成の1例を示す 図、 第7A図と第7B図は、第6図におけるバッ ファメモリ66のアドレスと、記憶内容を説明す るための図、第8図は、上記パッファメモリ66 をアクセスするための主要な制御信号を説明する ための図、第9図は、本発明を適用したリアセン ブル・ユニット51の他の実施例を示す図である。 - 48 -


200 (200A~200F) … 通信装置 (ノード)、21 … 分離ユニット、22 … 多或化ユニット、20 … スイッチユニット、27 … 同期ポート、28 … 非同期ポート、51 … リアセンブルユニット、52 … 受信フレームバッファ、53 … 遊信フレームバッファ、54 … セグメンテーションユニット、66 … バッファメモリ、70 … 審込みアドレス発生回路、71 … 彼出しアドレス発生回路、80 … SA — TABLレジスタ、81 … FA — TABLレジスタ、83 … V — CHAINメモリ、84 … RA — QUEUEメモリ。


代理人弁理士 小 川 廳




























第1頁の統き							
@発	明	者	中	村	和	郥	東京都小平市上水本町5丁目22番1号 日立マイクロコン
							ピユータエンジニアリング株式会社内
個発	明	者	高	B		冶	神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作
							所システム開発研究所内
@発	明	者	山	鹿	光	弘	神奈川県寨野市堀山下1番地 株式会社日立製作所神奈川
0,-		_					工場内
個発	明	者	重	左	秀	彦	東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製
9,0	/-			_	•		作所中央研究所内
個発	明	者	小	林	值	哉	東京都国分寺市東恋ケ窪 1 丁目280番地 株式会社日立製
970	74	-	•	••	_	•	作所中央研究所内
79発	明	者	並	ш		俉	東京都小平市上水本町5丁目22番1号 日立マイクロコン
9 70	-93	75	•	-			ピュータエンジニアリング株式会社内
@発	明	者	飯	ш	竜	任	東京都小平市上水本町5丁目22番1号 日立マイクロコン
476	73	13	AL	ш	45	JMay	ピュータエンジニアリング株式会社内
		-					

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.